匿名模糊位置

已将您的地理位置进行模糊化处理，谨防第三方窃取您的位置信息。

综合

影视

购物

  • 基于FPGA的LDPC码译码器的实现的开题报告.docx

    基于FPGA的LDPC码译码器的实现的开题报告一、选题背景低密度奇偶校验码（Low-DensityParity-CheckCode，LDPC码）是一种经典的前向纠错编码，现已广泛应用于数字通信领域，包括有线和无线通信...

  • T

    同时针对部分并行结构的准循环低密度校验(QC-LDPC)码译码器，提出了基于块RAM的高效存储方法。该方法既可以同时读取用于运算的校验节点信息或变量节点信息，又可以实现在同一块RAM中存储不同...

  • 码率兼容QC

    结合现有的理论成果和实践经验，设计性能优良且复杂度低的QC-LDPC码编译码器是近年来人们研究的热点问题。本文作者结合工程实践项目，对QC-LDPC码的编译码算法和实现等几个关键问题进行了深入的研究，主要完成的工作有以下几个方...

  • 基于LDPC码自适应译码器设计与实现

    最后结合QC-LDPC码校验矩阵结构化特点,针对自适应可配置译码器设计需求,采用部分并行架构实现基于归一化最小和译码算法与改进GDBF译码算法的LDPC码自适应译码器。译码器可根据校验矩阵H,按照自适应方案灵活配置码长码率,调整...

  • QC

    2.4 LDPC码译码算法 2.4.1 概率BP译码算法 2.4.2 LLR BP译码算法 2.5 LDPC码性能仿真 2.6本章小结 第3章 编码器与译码器的设计方案 3.1 编码器设计方案 3.1.1 QC-LDPC码简介 3.1.2 校验矩阵满秩...

  • 码率兼容多元LDPC码编译码器设计与实现

    最后,基于Xilinx Kintex-7 FPGA KC705硬件平台对码率兼容多元LDPC码编译码器进行系统验证与调试,完成独立功能验证,并在功能验证的基础上进行编译码联合性能测试,最终验证结果满足系统指标。 【学位授予单位】： 哈尔滨...

  • 低存储量的多码率QC

    针对译码器对于多种码率的支持不够灵活和译码器存储资源较多而导致实现复杂度较大、面积及功耗较大的问题,提出了一种低存储量兼容多码率的QC-LDPC码分层译码器结构。它采用一种新的译码算法和存储器压缩技术减少存储器的使用,采用...

  • WIMAX LDPC码译码器的FPGA实现

    【摘要】：设计了基于TDMP-NMS算法的码率码长可配置LDPC码译码器,支持WIMAX标准LDPC码的译码。通过插入最短的额外时钟周期,使得更新后的节点信息得到了及时利用。采用一种工作于增量模式的基于填充算法的桶形移位寄存器结...

  • T

    同时针对部分并行结构的准循环低密度校验(QC-LDPC)码译码器,提出了基于块RAM的高效存储方法。该方法既可以同时读取用于运算的校验节点信息或变量节点信息,又可以实现在同一块RAM中存储不同子矩阵对应的校验节点信息或变量节点...

ldpc码译码器

相关内容
为您找到约 1,000,000 条相关结果
上一页12345678910下一页