匿名模糊位置

已将您的地理位置进行模糊化处理，谨防第三方窃取您的位置信息。

综合

影视

购物

  • 极化码译码算法的改进与FPGA实现

    仿真结果表明,提出的改进硬件结构进一步提高了吞吐量,总延迟平均减小57%,并能够在核心指标LUT和FF上分别减少63.9%和65.7%的硬件消耗,较大地提高了解码性能。（共6页)关键词 极化码 释FPGA编译码 释信道极化 释SC译码算法 释PDF全文下载...

  • 西电教师个人主页系统 极化码译码算法FPGA实现 Home

    李卓,LIZHUO,西电教师个人主页系统,西安电子科技大学通信工程学院ISN国家重点实验室量子通信实验室招募新生：量子通信实验室具有良好的科研环境和试验平台，实验室每周定期进行科研交流，每位...

  • 极化码的性能研究及SCS算法译码器的FPGA实现

    本文对极化码的编译原理进行深入探究，通过对性能表现的分析，大胆提出了一种SCS算法译码器的FPGA实现方案，并进行仿真实现。主要内容如下：（1）研究了同在现代通信中广泛使用的、可迭代译码的...

  • 极化码译码算法的改进与FPGA实现

    对于译码,对FFT和树结构等现有方案进行对比,在SC和SSC译码算法的基础上进行优化。仿真结果表明,提出的改进硬件结构进一步提高了吞吐量,总延迟平均减小57%,并能够在核心指标LUT和FF上分别减少63.9%和65.7%的硬件消耗,较...

  • 极化码的一种改进的SC译码算法实现

    极化码译码算法的改进与FPGA实现[J];通信技术;2019年11期 10 吴道龙;极化码译码算法研究[J];黑龙江科技信息;2017年10期 11 李小文;彭德义;谭兵;王振宇;长期演进系统中一种低复杂度球形译码算法 [J];计算机应用;

  • 极化码编译码算法研究及译码算法FPGA实现

    第4章 极化码译码算法的FPGA实现 4.1 SCL译码量化方案 4.2 译码器顶层架构设计 4.3 LLR计算单元 4.4 状态存储单元 4.5 PM计算及其分类单元 4.6 多路径状态复制指针单元 4.7 译码...

  • 极化码SCS译码器的FPGA实现

    论文研究极化码的编译码算法,并对SCS译码算法进行详细分析,提出了一种SCS译码器的FPGA实现方案。采用适于硬件实现的最小和算法和合理的量化方案,大胆提出双FIFO有序堆栈结构和单计算单元LLR计算结构的硬件设计,并设计合理的...

  • 一种基于极化码APC

    极化码译码算法的改进与FPGA实现[J];通信技术;2019年11期 13 朱晓峰;刘陕陕;谭跃跃;极化码编译码算法的研究其仿真[J];电子测量技术;2020年16期 14 李瑞;柏鹏;彭卫东;林志国;林思铭; 基于狼群算法的球形译码算法...

  • 极化码译码算法的改进与FPGA实现

    极化码 FPGA编译码 信道极化 SC译码算法 【摘要】：极化码由于其简洁的线性编码方式和优越的译码性能,被5G移动通信标准中e MBB的控制信道编码所采用,对于其编解码的研究与实现意义...

  • 一种低硬件复杂度极化码译码器的FPGA实现

    在SC算法基础上,设计了半平行的极化码译码器结构,提出了一种新的部分和更新方法以及存储方案,提高了计算单元的利用率。仿真结果表明,在时钟频率为100MHz时,规格为1024码长、1/2码率的极化码,译码器的吞吐率可达到49.2Mbps,硬件...

极化码译码算法fpga

相关内容
为您找到约 1,000,000 条相关结果
12345678910下一页