匿名模糊位置

已将您的地理位置进行模糊化处理，谨防第三方窃取您的位置信息。

综合

影视

购物

  • 基于FPGA的LDPC码编译码器联合设计.pdf

    基于FPGA的LDPC码编译码器联合设计.pdf毕业设计基于fpga的ldpc编译码更多下载资源、学习资料请访问CSDN文库频道.

  • 基于FPGA的QC

    %针对抑制短环法构造的不可分层QC-LDPC码无法采用部分并行译码结构的问题，基于FPGA设计了一种新型的分层译码器。实验仿真证明：相对于传统的分层译码算法，改进后的译码算法具有更好的性能表现。选用Altera公司Strtix II系列的EP2S60F...

  • LDPC码译码器的FPGA实现研究

    以归一化最小和译码算法为理论方案,利用硬件描述语言编写译码功能模块,并基于FPGA实现了固定译码长度的LDPC码译码器,利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证,最后模拟通信系统完成了译...

  • 基于EMS算法的多元LDPC码译码器设计与FPGA实现

    分析了基于有限域的多元LDPC码的译码算法，通过分析发现，多元LDPC码的译码复杂度主要集中在校验节点更新的计算。扩展最小和（EMS）算法能够降低校验节点更新的计算复杂度。结合仿真，对EMS算法...

  • 基于fpga的qc

    信号与信息处理基于FPGA的QC·LDPC码分层译码器设计彭阳阳，仰枫帆南京航空航天大学电子信息工程学院，江苏南京10016摘要针对抑制短环法构造的不可分层Qc—LDPC码无法采用部分并行译码...

  • IEEE+802.16e标准LDPC译码器FPGA设计与实现

    本文正是基于ＩＥＥＥ８０２．１６ｅ标准，讨论了该标准中ＬＤＰＣ码译码器的ＦＰＧＡ设计与. 文档格式：PDF|页数：65|浏览次数：12|上传日期：2019-04-15 03:56:28|文档星级：|文档分类：实用...

  • 高速率LDPC编译码器的FPGA实现

    3 基于改进双参数算法的LDPC编译码器设计 4 DTMB中LDPC码编译码器的FPGA实现 5 5G LDPC编码器的低复杂度实现 6 光通信系统中LDPC码的构造及其编译码算法分析 7 LD...

  • DTMB中LDPC码编译码器的FPGA实现

    【摘要】：针对数字地面多媒体广播标准中的低密度奇偶校验(LDPC)码,设计实现了基于现场可编程逻辑门阵列(FPGA)的LDPC码编译码器。设计所采用的编译码器方案均采用部分并行结构,在吞吐量与硬件复杂度之间达到了较好的折中。

  • 高速率ldpc编译码器的fpga实现

    对译码算法作了量化处理，在此基础上FPGA实现了译码吞吐量高达155．52M bps的部分并行的Q C．LDPC译码器。3．设计完成了硬件平台的基带实现方案，选取器件，完成电路板的设计与开发?设计了编...

为您找到约 1,000,000 条相关结果
上一页567891011121314下一页