匿名模糊位置

已将您的地理位置进行模糊化处理，谨防第三方窃取您的位置信息。

综合

影视

购物

  • 基于FPGA的LDPC编译码器说明文档

    该 FPGA 设计实现的是一个 LDPC 码编译码器，采用的是并行输入与并行输出。设计主要分为两个模块： 1.LDPC 码编码器；2.LDPC 码译码器。实现的功能：并行输入 4 位信息序列，经过...

  • 基于FPGA的LDPC码译码器的实现

    基于FPGA的LDPC码译码器的实现 分类 专题 Plus会员 我的 建筑 考研 创业 在家学 课堂 充值 医疗 书城 漫画 微案例 日报 素材 樊登 下载App 合伙人 客服 立即下载 温馨提示...

  • journal.bit.edu.cn/zr/首页

    摘要:针对准循环低密度奇偶校验码(LDPC码),提出一种基于FPGA的低延时译码器硬件实现结构.该译码器基于最小和译码算法,充分利用FPGA的RAM存储结构及流水线运算方式提高译码吞吐量,降低译码时延. 该结构适用于大部分准循环...

  • 基于FPGA的LDPC译码器硬件实现方法研究

    最后,本文利用NI PXIe设备及LabVIEW FPGA开发环境搭建了译码器测试系统,对译码器各项性能进行测试和分析。实际测量结果表明,本文所设计的LDPC译码器最高时钟工作频率为108MHz,在信噪比为3dB时,误码率为10~(-6)量级,吞吐率达170Mbps。 【学位授予单位】： 哈尔滨工业大学【学...

  • 基于FPGA的LDPC编译码器说明文档

    该 FPGA 设计实现的是一个 LDPC 码编译码器，采用的是并行输入与并行输出。设计主要分为两个模块： 1.LDPC 码编码器；2.LDPC 码译码器。实现的功能：并行输入 4 位信息序列，经过...

  • 基于FPGA的LDPC译码器设计

    文档格式：PDF | 页数：68 | 浏览次数：11 | 上传日期：2016-06-26 16:08:48 文档分类：学术论文>硕士论文 字数：173 大小：1.33 MB

  • 基于FPGA的LDPC码译码器的实现

    内容提示：中山大学硕士学位论文基于FPGA的LDPC码译码器的实现姓名：江恒申请学位级别：硕士专业：通信与信息系统指导教师：刘星成20100606基于Ｆ Ｐ Ｇ Ａ 的Ｌ Ｄ Ｐ Ｃ 码译码器的实现专业：...

  • 基于FPGA的LDPC译码器的设计

    【摘要】：面向较长LDPC码的硬件实现,在FPGA平台上实现了LDPC全并行译码器,实现变量节点功能,校验节点功能,提出了稀疏矩阵存储和FPGA指针操作的实现,并实现数据流的乒乓操作.通...

  • 基于FPGA的LDPC码译码器研究

    流水线式LDPC译码器的FPGA设计与仿真[J];现代电子技术;2014年21期 25 王盈君遥;周围;级联LDPC的空时分组码性能研究[J];数字通信;2013年02期 26 朱联祥;何凯;何圆圆;古昌金; LDPC码译码器的设计与实现 [J]...

  • 基于FPGA的LDPC译码器设计

    基于FPGA的LDPC译码器设计,FPGA,LDPC,译码器,软判决,乒乓操作,LDPC码即低密度奇偶校验码,是麻省理工学院博士Gallager在1962年博士论文中提出的一种接近香农极限的编解码方案...

基于fpga的ldpc译码器

相关内容
为您找到约 1,000,000 条相关结果
12345678910下一页